2021년 2월 26일 금요일

등가 회로(Equivalent Circuit)

[경고] 아래 글을 읽지 않고 "등가 회로"를 보면 바보로 느껴질 수 있습니다.


[그림 1] 선형 전기 회로망을 테브넹 등가 회로(Thévenin equivalent circuit)로 변경(출처: wikipedia.org)

[그림 2] 선형 전기 회로망을 노턴 등가 회로(Norton equivalent circuit)로 변경(출처: wikipedia.org)

단자(port)에서의 전압과 전류 특성을 유지하면서 복잡한 선형 전기 회로망(linear electrical network)을 더 단순화된 전원(source)임피던스(impedance)로 완벽히 교체하는 회로 이론의 기법은 등가 회로(equivalent circuit)로 불린다. 잘 알려진 등가 회로로 전압원을 쓰는 테브넹 등가 회로(Thévenin equivalent circuit)와 전류원에 바탕을 둔 노턴 등가 회로(Norton equivalent circuit)가 있다.

[그림 3] 전송선로의 등가 회로

테브넹 및 노턴 등가 회로는 통상적인 전기 회로뿐만 아니라 전송선 이론(transmission line theory)에도 성공적으로 적용될 수 있다[6], [7]. 왜냐하면 [그림 3]처럼 전송선로는 단위 길이당 회로량인 $R, L, G, C$의 직병렬 구조로 대체될 수 있어서 테브넹 및 노턴 정리의 증명에 사용한 논리 절차를 그대로 따를 수 있기 때문이다.


   1. 테브넹 등가 회로(Thévenin equivalent circuit)   

()물리학자 헬름홀츠Hermann von Helmholtz(1821–1894)의 등가 회로[1]와는 독립적으로 테브넹Léon Charles Thévenin(1857–1926)은 1883년테브넹 26세, 조선 고종 시절에 테브넹 등가 회로를 제안하였다[2]. 사실 헬름홀츠가 1853년에 테브넹 등가 회로의 개념을 이미 확립했지만, 헬름홀츠의 증명은 너무 어렵기 때문에 우리는 테브넹의 쉬운 증명을 선호한다. 위대한 헬름홀츠의 수리 물리학적 논증을 마다하고 프랑스 우편전신국의 공학자 테브넹의 간편한 증명을 우리는 보고 또 본다. 헬름홀츠의 착상을 재발견하고 발전시킨 테브넹을 보면서, 우리 같은 평범한 사람들도 복잡한 학문 분야에 조금이라도 기여할 부분을 분명히 찾아야 한다.

[테브넹의 정리(Thévenin's theorem)]
모든 선형 전기 회로망은 전압원과 임피던스의 직렬 회로로 대체할 수 있다.

[증명]
테브넹 등가 회로의 완전성을 증명하기 위해 먼저 중첩 원리(superposition principle)를 도입한다[1]. 선형 회로망에 그물 해석(mesh analysis)을 적용해서 연립 일차 방정식을 행렬 방정식 ${\bf RI}$ = ${\bf V}_s$로 나타낸다. 여기서 $\bf R$은 저항 행렬, $\bf I$와 ${\bf V}_s$는 각각 미지수 전류의 열 벡터 및 이미 주어진 전압원의 열 벡터이다. 이 행렬 방정식의 해를 중첩 원리로 표현한다.

                  (1.1)

여기서 ${\bf V}_{s,n}$은 중첩 원리로 분해한 $n$번째 전압원 열 벡터이다. 식 (1.1)처럼 각각의 전압원을 가지고 계산한 전류와 전체 전압원에 대해 한 번에 처리한 결과는 동일하다.
여기까지는 상식적이지만, [그림 1]의 왼쪽에 나온 난해한 선형 회로망이 오른쪽의 단순한 등가 회로로 언제나 바뀐다는 성질을 증명하기는 아주 어렵다.

(a) 테브넹 등가 회로

(b) 추가 전압원 $V_a$를 연결한 회로망
[그림 1.1] 중첩 원리를 이용해 테브넹 정리를 증명하는 과정

테브넹은 회로적 유도를 간략화하기 위해, 중첩 원리를 기반으로 기발한 방법인 추가 전압원 $V_a$를 [그림 1.1(a)]처럼 연결했다. 전압원 $V_a$의 크기를 조정해서 회로에 흐르는 전류 $I_a$가 0이 되도록 한다. 또한 키르히호프 전압 법칙(Kirchhoff Voltage Law, KVL)을 쓰면 $V_A$ = $V_a + V_B$도 성립한다. 회로망 B에는 전원이 없고 $I_a$ = $0$인 경우, 옴의 법칙(Ohm's law)에 의해 $V_B$ = $0$이 도출된다. 따라서 $V_A$ = $V_a$가 되고 전류가 흐르지 않는 개방 상태가 된다. 결국 회로망 B가 회로망 A에 연결되지 않은 상태와 같기 때문에, $V_a$는 개방 회로 전압(open-circuit voltage)이며 테브넹 등가 회로의 테브넹 전압원(Thévenin voltage source) $V_\text{th}$ = $V_a$와 같다.
이번에는 회로망 A에 중첩 원리를 적용해서 모든 전원을 0으로 둔다. 그러면 전압원 $V_a$만 있으므로, 전류가 만들어져 회로망을 흐른다. 이때 생성되는 전류는 $V_a$가 없을 때의 전류와 크기는 같고 방향만 다를 것이다. 이에 따라 전원이 없는 회로망 A의 종단점에서 바라본 등가 임피던스(equivalent impedance)를 얻을 수 있다. 이 값은 테브넹 등가 저항(Thévenin equivalent resistance) $R_\text{th}$와 같으며 $R_\text{th}$ = $V_A / I_a$이다. 이번에도  $R_\text{th}$는 회로망 B와는 별개로 유도된다. 종합적으로 회로망 B와 독립적으로 회로망 A는 테브넹 전압원 $V_\text{th}$와 테브넹 등가 저항 $R_\text{th}$로 교체 가능하다. 이 관점을 페이저(phasor) 개념으로 일반화해서 테브넹 등가 회로는 테브넹 전압원과 테브넹 등가 임피던스(Thévenin equivalent impedance) $Z_\text{th}$로 구성된다. 
______________________________

옛날 책에는 일본어를 그대로 번역하여 테브난의 정리(テブナンの定理)라고 쓰는 경우도 많았다. 이제는 우리 출판 문화도 높은 수준이므로, 프랑스어 발음에 최대한 가깝게 테브넹의 정리로 바꾸어 기술한다.
전체 시스템의 전원부 영역을 테브넹 등가 회로로, 부하 영역을 등가 임피던스로 바꾸면, $Z_L$ = $Z_S^*$인 최대 전력 이송 정리(maximum power transfer theroem)를 만족하기 위한 임피던스 정합망(impedance matching network)을 쉽게 설계할 수 있다.

[그림 1.2] 전송선로에 적용한 테브넹 등가 회로

전송선로에 테브넹의 정리를 적용하는 방식도 [그림 1]과 별반 다르지 않다. [그림 1.2]와 같이 우리가 등가 회로를 구하고 싶은 위치를 개방하여 테브넹 전압원 $V_\text{th}$를 구한다. 다만 전송선로를 쓰고 있어서 회로 이론 대신 선로 길이 $l$을 고려하는 전송선 이론으로 $V_\text{th}$를 계산한다. 테브넹 등가 임피던스 $Z_\text{th}$는 전압원 $V_S$ = $0$으로 둔 $Z_S$에 대해 전송선의 입력 임피던스(input impedance) $Z_\text{in}$로 유도한다.

                  (1.2)

여기서 $Z_0$과 $\beta$는 각각 전송선의 특성 임피던스(characteristic impedance)위상 상수(phase constant)이다.


   2. 노턴 등가 회로(Thévenin equivalent circuit)   

[그림 2.1] 노턴의 정리를 제안한 노턴Edward Lawry Norton과 동명이인인 배우 에드워드 노턴Edward Harrison Norton(출처: wikipedia.org)

벨 연구소(Bell Laboratories)에 근무하던 노턴Edward Lawry Norton(1898–1983)은 테브넹 등가 회로에 대응하는 새로운 등가 회로인 노턴 등가 회로를 1926년노턴 28세, 일제 식민지 시절에 고안했다[3]. 노턴 등가 회로의 존재성은 테브넹 등가 회로에 바탕을 두고 쉽게 증명할 수 있다. 역사적으로는 헬름홀츠가 테브넹 등가 회로를 증명한 후 73년이나 지나서야 노턴이 처음으로 노턴 등가 회로를 제안했다.

[노턴의 정리(Norton's theorem)]
모든 선형 전기 회로망은 전류원과 어드미턴스의 병렬 회로로 대체할 수 있다.

[증명]
[그림 1, 2]에 제시된 두 등가 회로를 서로 비교한다. 그러면 회로망의 단자 A와 B를 단락한 경우, 단락 회로 전류(short-circuit current) $I_\text{no}$는 테브넹 등가 회로의 전압원과 저항의 비율인 $I_\text{no}$ = $V_\text{th}/R_\text{th}$로 확정된다. 테브넹의 정리에 의해 모든 선형 회로망은 테브넹 등가 회로로 표현할 수 있으므로, $V_\text{th}, R_\text{th}$는 존재한다. 따라서 노턴 전류원(Norton current source) $I_\text{no}$도 잘 공식화된다. 또한 노턴 전류원을 0으로 만들 때, 테브넹 등가 저항 $R_\text{th}$는 노턴 등가 컨덕던스(Norton equivalent conductance) $G_\text{no}$ = $1/R_\text{th}$와 같다. 테브넹의 정리와 동일하게, 페이저 도입에 의해 $G_\text{no}$는 노턴 등가 어드미턴스(Norton equivalent admittance) $Y_\text{no}$로 즉시 바꿀 수 있다.
______________________________

테브넹의 정리와 노턴의 정리는 전압원과 전류원을 가진 단순화된 등가 회로를 생성하는 훌륭한 정리이다. 두 정리는 모두 일반화되어 있으므로, 한 정리로 다른 정리를 쉽게 증명할 수 있다.

[그림 2.2] 전송선로에 적용한 노턴 등가 회로

테브넹 등가 회로와 비슷하지만 노턴 등가 회로는 등가 회로용 전원을 얻는 방식이 다르다. 이번에는 부하를 개방하지 않고 [그림 2.2]처럼 단락함으로써 전원부에서 부하로 흘러나오는 노턴 전류원 $I_\text{no}$를 획득한다. 노턴 등가 어드미턴스는 입력 임피던스 공식인 식 (1.2)를 역수로 만들어서 $Y_\text{no}$ = $Y_\text{in}$ = $1/Z_\text{in}$처럼 산출한다.


[참고문헌]
[1] H. von Helmholtz, "Ueber einige Gesetze der Vertheilung elektrischer Ströme in körperlichen Leitern mit Anwendung auf die thierisch-elektrischen Versuche (On some laws of the distribution of electric currents in physical conductors with application to animal-electrical experiments)," Annalen der Physik und Chemie (Annals of Physics and Chemistry), vol. 89, no. 6, pp. 211–233, 1853. (In German)
[2] L. C. Thévenin, "Extension de la loi d'Ohm aux circuits électromoteurs complexes (Extension of Ohm's law to complex electromotive circuits)," Annales Télégraphiques (Telegraphic Annals), vol. 10, pp. 222–224, 1883. (In French)
[3] E. L. Norton, "Design of finite networks for uniform frequency characteristic," Technical Report TM26–0–1680, Bell Labs, 1926.
[4] R. E. Collin, Foundations for Microwave Engineering, 2nd ed., Hoboken, NJ, USA: John Wiley & Sons, 2001, pp. 238–248.
[5] A. F. Peterson and G. D. Durgin, Transient Signals on Transmission Lines: An Introduction to Non-ideal Effects and Signal Integrity Issues in Electrical Systems, Morgan & Claypool Publishers, 2009, pp. 49–60.
[6] R. E. Collin, Foundations for Microwave Engineering, 2nd ed., Hoboken, NJ, USA: John Wiley & Sons, 2001.
[7] R. Sinha, "Computer-aided design of multisection matching networks with desired phase-shift," IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 69, no. 12, pp. 5074–5078, Dec. 2022.

[다음 읽을거리]

2021년 1월 23일 토요일

임피던스 정합(Impedance Matching)

[경고] 아래 글을 읽지 않고 "임피던스 정합"을 보면 바보로 느껴질 수 있습니다.

[확인] 본 페이지는 exp(jωt) 시간 약속을 사용하고 있습니다.


[그림 1] 전송선로(transmission line)로 연결한 전원과 부하(그림 출처: wikipedia.org)

[그림 1]처럼 특성 임피던스(characteristic impedance)가 $Z_0$로 주어진 경우, 전원(source)에서 부하(load)로 최대 전력이 넘어가도록 전원이나 부하 임피던스를 맞추거나 전송선로를 조정하는 과정을 임피던스 정합(impedance matching)이라 한다. 간단히 말해 RF(radio frequency) 회로가 최대 전력 이송 정리(maximum power transfer theorem)를 만족하도록 전원 및 부하의 등가 회로(equivalent circuit)를 강제로 맞추는 과정이 임피던스 정합이다. 그래서 임피던스 정합은 최대 전력 이송 정리의 빼어난 수단이다. [그림 1]과 같은 단순한 회로로는 임피던스 정합을 달성하기 어렵기 때문에, 대부분 부가적인 회로망이나 전송선로를 추가한다. 이 과정에서 쓰이는 회로망이나 선로망은 임피던스 정합망(impedance matching network)으로 이름 붙인다. 전력 손실을 줄이기 위해 임피던스 정합망은 대부분 손실이 없도록 설계한다.
임피던스 정합 과정을 명확히 이해하기 위해 전송선로에 필요한 최대 전력 이송 정리를 유도한다.

[전송선로의 최대 전력 이송 정리(maximum power transfer theorem for transmission line)]

                          (1a)

                          (1b)

여기서 $\Gamma_\text{in}$ = $\Gamma_L e^{-j2 \beta l}$, $\Gamma_\text{out}$ = $\Gamma_S e^{-j2 \beta l}$; 특성 임피던스 $Z_0$은 실수이다.

[증명]
부하 임피던스 $Z_L$을 전원 방향으로 $l$만큼 끌어오면 $Z_\text{in}$이 된다. 이 입력 임피던스(input impedance) $Z_\text{in}$는 교류 회로의 최대 전력 이송 정리(maximum power transfer theroem for AC circuit)에 따라 $Z_S$ = $Z_\text{in}^*$을 만족해야 최대 전력이 전원에서 부하로 간다. 비슷하게 전원 임피던스 $Z_S$를 부하 방향으로 $l$만큼 이동시킨 경우는 $Z_L$ = $Z_\text{out}^*$ 조건을 얻는다.
식 (1b)를 얻기 위해 $Z_S \pm Z_0$ = $Z_\text{in}^* \pm Z_0$를 만들고, 이 두 식을 나누면 식 (1b)의 왼쪽 식이 유도된다. 당연히 같은 논리로 식 (1b)의 오른쪽 식도 확인된다.
______________________________

식 (1)은 임피던스나 반사도의 켤레 복소수가 같은 조건이므로 켤레 정합 혹은 공액 정합(conjugate matching)이라 부른다.

[그림 2] 전원 위치에서 켤레 정합한 임피던스를 부하 방향으로 $\Delta l$만큼 이동

식 (1)은 전원이나 부하 위치에서 만든 최대 전력 이송 정리이지만, 전송선로 중간의 임의 위치에서도 식 (1)은 잘 성립한다. 이 관계를 증명하기 위해 [그림 2]를 고려한다. 전원 위치에서 켤레 정합되어서 $\Gamma_S$ = $\Gamma_\text{in}^*$이 성립한다고 가정한다. 이때 부하 방향으로 $\Delta l$만큼 이동하면, $\Gamma_S$는 시계 방향으로 돌고 $\Gamma_\text{in}$은 반시계 방향으로 움직이므로 $\Delta l$에 관계없이 켤레 정합이 항상 이루어진다. 극단적으로 $\Delta l$ = $l$인 때는 전원 위치가 바뀌어 부하 위치로 되기 때문에, 조건 $\Gamma_S$ = $\Gamma_\text{in}^*$은 $\Gamma_L$ = $\Gamma_\text{out}^*$과 동일하다.
전원 임피던스 $Z_S$는 전원으로 반사를 없애기 위해 특성 임피던스와 대부분 일치시키므로, 최대 전력 이송 정리를 만족하는 부하 임피던스는 전원 임피던스와 동일하다.

[무반사 조건과 최대 전력 이송 정리]

                          (2)

여기서 모든 임피던스는 실수이다.

[증명]
전원에서 반사가 없어야 하므로 $Z_S$ = $Z_0$이 필요하다. 최대 전력 이송을 위해 켤레 정합을 적용하면  $\Gamma_L$ = $\Gamma_\text{out}^*$ = $0$이 나온다. 따라서 $Z_L$ = $Z_0$을 만족해야 한다.
______________________________

식 (2)는 전원과 부하에서 반사가 없으면서 최대 전력이 전원에서 부하로 이송되는 이상적인 결과를 만든다. 하지만 전원과 부하의 임피던스는 우리 마음대로 선택할 수 없기 때문에, 전원과 부하 영역에 추가적인 임피던스 정합망이 반드시 요구된다.


   1. 1/4파장 변환기(quarter-wave transformer, QWT)   

임피던스 정합을 가장 쉽게 하는 방법은 임피던스를 어드미턴스(admittance)로 바꾸는 임피던스 역변환기(impedance inverter)인 1/4파장 변환기(quarter-wave transformer, QWT)이다[1].
  • 장점: 어떤 전송선로 조건이든지 식 (1.1)로 간단히 임피던스 정합 가능; 어느 정도 쓸 만한 임피던스 대역폭(impedance bandwidth)을 가짐
  • 단점: 1/4파장의 길이가 직렬로 들어가서 시스템 크기가 커짐; 부하와 전원 임피던스는 리액턴스(reactance)가 없는 순수한 저항 성분만 가져야 함
임피던스 역변환기(impedance inverter)는 말 그대로 임피던스의 역수를 만들어주는 변환기이며, 임피던스의 역수는 어드미턴스에 비례한다.

[그림 1.1] 1/4파장 변환기를 전송선로로 구현(출처: wikipedia.org)

[전송선로 길이 $l$ = $\lambda_g /4$]

                          (1.1)

여기서 $\lambda_g$는 관내 파장(guided wavelength), $Z_L$ 및 $Z_S$의 리액턴스는 0, $Z_0$은 1/4파장 변환기의 특성 임피던스이다.

[증명]
식 (1.1)의 오른쪽 식은 입력 임피던스(input impedance) 개념이나 스미쓰 도표(Smith chart)로 증명한다. 그러면 입력 임피던스 $Z_\text{in}$이 전원 임피던스 $Z_S$와 같아야 정합이 되므로, 1/4파장 변환기의 $Z_0$은 전원과 부하 임피던스의 기하 평균(geometric mean)이 되어야 한다.
______________________________

일반적으로 부하 임피던스 $Z_L$이 저항 성분만 가진다는 보장은 없으므로, $Z_L$의 리액턴스를 없애기 위해 스미쓰 도표상에서 전원 방향으로 일정한 길이를 더 추가해야 한다.

[그림 1.2] 다절 1/4파장 변환기(multisection quarter-wave impedance transformer)의 예시(출처: [2])

[그림 1.1]에 나오는 QWT는 하나의 변환기만 가져서 임피던스 대역폭이 아주 크지는 않다. QWT의 대역폭을 획기적으로 늘릴 때는 [그림 1.2]에 보인 다절(多節, multisection) 1/4파장 변환기를 도입한다. 왜냐하면 $Z_L$에서 $Z_S$로 급격히 바꾸면 $|Z_L - Z_S|$로 인한 반사가 커져서 아무래도 대역폭이 좁아지기 때문이다. 그래서 $Z_L$에서 $Z_S$로 가는 임피던스 변화를 줄이기 위해 [그림 1.2]처럼 추가적인 QWT를 집어넣는다. 식 (1.1)에 나온 기하 평균에서 유추해서 임피던스의 변화 추이는 등비 수열(geometric sequence)로 만든다. 예를 들어, 식 (1.1)을 변형해 $Z_S$ = $Z_L (Z_0 / Z_L)^2$ = $Z_L \cdot r^2$, $Z_0$ = $Z_L \cdot r$과 같이 순차적으로 수식화한다. 여기서 공비(common ratio)는 $r$ = $\sqrt{Z_S / Z_L}$이다. [그림 1.2]의 제시처럼 다절 개수가 $N$인 QWT는 식 (1.1)을 시작점으로 일반화한다. 다절 1/4파장 변환기는 각각의 선로 길이가 $\lambda_g/4$로 고정된 다절 정합 변환기(multisection matching transformer)로 생각할 수 있다.

[개수 $N$인 다절 1/4파장 변환기] [1]

                          (1.2a: 등비 수열)

                          (1.2b: 기하 평균)

여기서 $r$ = $\sqrt[N+1]{Z_S / Z_L}$, $Z_{00}$ = $Z_L$, $Z_{0,N+1}$ = $Z_S$; $Z_{0n}$은 $Z_L$부터 차례로 헤아린 $n$번 절(section)의 특성 임피던스이다.

[증명]
식 (1.2a)의 등비 수열을 식 (1.2b)에 넣으면 $\sqrt{Z_L r^{n-1} \cdot Z_L r^{n+1}}$ = $Z_n r^n$ = $Z_{0n}$이 바로 나온다.
______________________________

식 (1.2b)에 따라 인접한 전송선로의 특성 임피던스에 대한 기하 평균은 자기 자신의 특성 임피던스가 되므로, 어느 절(section)에서 보더라도 완전한 QWT가 구성된다. 또한 $N$ = $1$이면 식 (1.2)는 통상적인 QWT의 설계식으로 단순화된다.

(a) T형 회로망으로 만든 임피던스 역변환기(impedance inverter)

(b) Π형 회로망으로 만든 임피던스 역변환기
[그림 1.3] LC 집중 회로 소자로 구현한 1/4파장 변환기: $Z_\text{in}$ = $Z_0^2 / Z_L$, $Z_0$ = $\omega L$ = $1 \mathbin{/} (\omega C)$(출처: wikipedia.org)

[그림 1.4] 송수신기의 임피던스 정합에 사용되는 T형 회로망(출처: [4])

QWT는 전송선로 없이 LC 집중 회로 소자(lumped circuit element)로 구현한 T형 회로망(T-network or Y-network) 혹은 Π형 회로망(Π-network or Δ-network)으로도 구현이 가능하다.

[LC 집중 회로 소자로 구현한 1/4파장 변환기]
공진이 일어난 LC 집중 회로 소자로 구성한 T형 혹은 Π형 회로망은 임피던스 역변환기로 동작한다.

[증명]
[그림 1.3]처럼 LC로 공진(resonance)을 일으키려면 $Z_0$ = $\omega L$ = $1 \mathbin{/} (\omega C)$를 만족해야 한다. 그 다음에 [그림 1.3(a)]에서 커패시터(capacitor)까지만 고려한 임피던스 $Z_1$를 계산한다.

                          (1.3)

다시 인덕터(inductor)를 더해서 얻은 $Z_\text{in}$ = $Z_1 + j Z_0$은 식 (1.1)과 같은 결과이다. 마찬가지로 [그림 1.3(b)]의 회로도 입력 임피던스가 식 (1.1)과 등가임을 보일 수 있다. 더 쉽게 하려면 Y–Δ 변환(Y–Δ transform)으로 [그림 1.3(a)]를 변화시켜서 [그림 1.3(b)]를 획득할 수도 있다.
______________________________

[그림 1.3]에 나온 L과 C를 서로 교환해도 임피던스 역변환기가 만들어진다. 따라서 선로 없이 LC로 구현할 수 있는 1/4파장 변환기는 4종류가 있다.


   2. LC 임피던스 정합(impedance matching)   

[그림 1.2]와 같이 전송선로를 쓰는 임피던스 정합망은 물리적 크기가 너무 커지는 단점이 있어서, 작은 소자인 LC로 임피던스 정합하는 방법이 잘 발달되어 있다. 예를 들어, 부하가 실수라서 QWT로 설계 가능한 때는 [그림 1.3, 1.4]가 답이다. 하지만 부하가 임의 임피던스를 가진다면, 더 일반화된 LC 임피던스 정합(impedance matching)을 적용해야 한다[2], [3].

[그림 2.1] 임피던스 $Z$의 직렬 등가 회로: $Z_s$ = $1/Y_s$ = $R_s + jX_s$ = $1/G_s + 1/(jB_s)$

[그림 2.2] 어드미턴스 $Y$의 병렬 등가 회로: $Y_p$ = $1/Z_p$ = $G_p+jB_p$ = $1/R_p + 1/(jX_p)$

시스템의 크기 축소에 유리한 LC 임피던스 정합을 활용하기 위해 주로 직렬–병렬 변환(series-to-parallel conversion)이나 병렬–직렬 변환(parallel-to-series conversion)을 선택한다.

                         (2.1a: 직렬–병렬 변환)

                          (2.1b: 병렬–직렬 변환)

이러한 직렬과 병렬간의 임피던스 변환을 활용함으로써 임의의 부하 임피던스 $Z_L$을 전원 임피던스 $Z_S$에 정합시킬 수 있다.

(a) $R_S > R_L$: $R_L$은 직렬–병렬 변환후 커짐

(b) $R_S < R_L$: $R_L$은 병렬–직렬 변환후 작아짐
[그림 2.3] L형 회로망을 이용한 LC 임피던스 정합 구조(출처: [2])

LC 임피던스 정합에 사용하는 전형적인 구조는 [그림 2.3]에 보인 L형 회로망(L-network)이다. 맞추려는 부하 및 전원 저항의 대소에 따라 직렬이나 병렬 연결이 결정된다. 왜냐하면 (2.1a)와 (2.1b)에서는 항상 직렬 저항보다 병렬 저항이 더 큰 $R_p \ge R_s$ 관계가 성립하기 때문이다. 예를 들어, [그림 2.3(a)]에서 $R_L + jX_S$를 직렬–병렬 변환한 후에 실수부를 $R_S$에 정합하는 $X_S$의 조건을 식 (2.1a)로 유도한다.

                         (2.2a)

또한 직렬–병렬 변환으로 생긴 허수부는 병렬로 추가된 리액턴스 $X_P$로 상쇄한다.

                         (2.2b)

그러면 $R_S > R_L$ 경우에 LC로 구성된 L형 회로망으로 부하 임피던스를 정확히 전원 임피던스에 일치시킬 수 있다. 이번에는 [그림 2.3(b)]처럼 저항 조건을 $R_S < R_L$로 바꾼다. 그러면 식 (2.1b)를 따라 $R_L$을 $R_S$로 바꾸는 $X_P$의 수식이 얻어진다.

                         (2.3a)

식 (2.2b)와 비슷하게 병렬–직렬 변환에서 생기는 허수부를 직렬 리액턴스인 $X_S$로 제거한다.

                         (2.3b)

식 (2.2)와 (2.3)을 종합하면, 시스템 크기를 키우는 전송선로를 쓰지 않고 집중 회로 소자인 LC만 사용해서도 모든 부하 임피던스를 전원 임피던스에 완벽히 정합시킬 수 있다.


   3. 토막 정합(stub matching)   

[그림 3.1] 개방 토막(open stub)을 가진 토막 정합 회로(출처: [5])

[그림 1.3, 1.4, 2.3]처럼 전송선로를 쓰지 않고 임피던스를 정합하는 구조는 시스템 소형화에 큰 장점을 가지지만, 임피던스 정합에 필요한 L과 C가 항상 있을 수는 없다. 그래서 전송선로의 길이를 조정해서 어떠한 임피던스든지 정합할 수 있는 토막 정합(stub matching)이 널리 사용된다. 토막 정합에 사용하는 토막의 종류는 개방 토막(open stub)과 단락 토막(short stub)이 있다. 개방 토막은 [그림 3.1]처럼 선로의 끝부분이 개방되어 있고, [그림 3.2]에 나온 단락 토막의 끝은 접지로 연결된다. 개방 및 단락 토막은 전송선로에 직렬 혹은 병렬로 붙을 수 있다.

[그림 3.2] 갈래 단락 토막(shunt short stub)으로 부하 임피던스를 정합하는 예시(출처: [6])

(a) 설계법 - 갈래 토막: 절차 ①, ②

(b) 설계법 - 갈래 토막: 절차 
[그림 3.3] [그림 3.2]의 방식으로 토막 정합하는 절차(출처: [6])

토막 정합은 LC 임피던스 정합과 비슷한 과정으로 진행되지만, 직렬–병렬 변환 혹은 병렬–직렬 변환 없이 선로 길이만 조정해서 부하 저항 $R_L$을 전원 저항 $R_S$로 일치시킨다. 직렬 토막(series stub)과 갈래 토막(shunt stub)을 사용해서 토막 정합을 구현하는 설계법을 소개한다.

[설계법: 직렬 토막]
① 부하 임피던스 $Z_L$을 임피던스 기준 스미쓰 도표(Smith chart)에 $Z_L/Z_0$로 그린다.
② 선로를 따라 부하에서 전원 방향으로 움직이면서 입력 임피던스의 실수부가 $R_S$에 해당하는 선로 길이 $l$을 구한다.
③ 이때 생기는 입력 임피던스의 허수부는 직렬 토막의 리액턴스로 상쇄하여서, 부하 임피던스를 전원 임피던스에 정합한다.

[설계법: 갈래 토막]
① [그림 3.3(a)]: 부하 임피던스 $Z_L$을 임피던스 기준 스미쓰 도표(Smith chart)의 점 A에 그린다.
② [그림 3.3(a)]: 어드미턴스 기준 스미쓰 도표로 만들기 위해 $Z_L$에 해당하는 반사도 A를 원점 대칭한다. 그러면 $Y_L/Y_0$ = $Z_0/Z_L$이 어드미턴스 기준 스미쓰 도표의 점 B에 그려진다.
③ [그림 3.3(b)]: 선로를 따라 반시계 방향으로 이동함으로써 점 C에 대응하는 입력 어드미턴스의 실수부가 $G_S$ = $1/R_S$를 갖는 선로 길이 $l$을 얻는다.
④ 이때 생기는 입력 어드미턴스의 허수부는 갈래 토막의 서셉턴스로 없앤다. 이로 인해 부하 어드미턴스가 전원 어드미턴스에 합치된다.
______________________________

토막 정합은 [그림 3.1, 3.2]와 같이 단일 토막(single stube)을 사용할 수도 있지만, 임피던스 정합의 대역폭을 늘리기 위해 이중 토막(double stub)까지 채택하기도 한다[6].

[그림 3.4] 이중 토막을 사용한 토막 정합의 예시(출처: [6])

[그림 3.1, 3.2]의 단일 토막과 [그림 3.4]의 이중 토막을 비교하면, 이중 토막은 추가적인 선로 길이와 갈래 토막을 가진다. 그래서 이중 토막 정합(double stube matching)의 설계 자유도가 증가하기 때문에, 이중 토막의 각 수치를 잘 선택할 경우에 정합 대역폭이 크게 개선될 수 있다.


[참고문헌]
[1] R. E. Collin, "Theory and design of wide-band multisection quarter-wave transformers," Proc. IRE, vol. 43, no. 2, pp. 179–185, Feb. 1955.
[2] M. Steer, 6.4: The L Matching Network7.4: Stepped-Impedance Transmission Line TransformerMicrowave and RF Design III - Networks, The LibreTexts, CA, USA. (방문일 2026-02-03)
[3] 염경환, 능동초고주파 회로설계입문, 홍릉과학출판사, 2006.
[4] M. Alibakhshikenari, B. S. Virdee, P. Shukla, C. H. See, R. A. Abd-Alhameed, F. Falcone, and E. Limiti, "Improved adaptive impedance matching for RF front-end systems of wireless transceivers," Sci. Rep., vol. 10, Aug. 2020. art. ID 14065.
[5] S. W. Ellingson, 3: Transmission LinesElectromagnetics I, The LibreTexts, CA, USA. (방문일 2026-02-03)
[6] B. Wilson, 6.15: Single Stub Matching, 6.16: Double Stub Matching, Introduction to Physical Electronics, The LibreTexts, CA, USA. (방문일 2026-02-03)

[다음 읽을거리]

2021년 1월 21일 목요일

최대 전력 이송 정리(Maximum Power Transfer Theorem)

[경고] 아래 글을 읽지 않고 "최대 전력 이송 정리"를 보면 바보로 느껴질 수 있습니다.

[확인] 본 페이지는 exp(jωt) 시간 약속을 사용하고 있습니다.
 

[그림 1] 부하(load)에 대한 직류 회로의 최대 전력 이송 조건(maximum power transfer condition): $R_L$ = $R_S$(출처: wikipedia.org)

RLC 회로나 전자 회로를 설계한다는 뜻은 무엇일까? 일반적인 회로 설계는 주어진 전원(source)에서 공급한 입력 전력(input power)을 최대한 많이 부하(load)로 전달하도록 회로 부품이나 전송선로(transmission line)를 바꾸어가는 반복 과정이다. 그러면 어떤 조건에서 전원에서 공급한 전력이 최대한 부하로 가는가? 이에 대한 답을 구하기 위해 전형적인 테브넹 등가 회로(Thévenin equivalent circuit)인 [그림 1]을 고려한다. 테브넹 등가 회로를 활용하면, 아무리 복잡한 선형 회로망(linear network)이 주어져도 등가적인 전원 $V_S$와 저항 $R_S$만으로 종단점(terminal)의 전압 $V_L$과 전류 $I_L$을 완벽히 표현할 수 있다.

[직류 회로의 최대 전력 이송 정리(maximum power transfer theroem for DC circuit)]
부하 저항(load resistance) $R_L$이 전원 저항(source resistance) $R_S$와 같을 때 최대 전력이 전원에서 부하로 이송된다: $R_L$ = $R_S$.

[증명]
부하 $R_L$에 전달되는 전력 $P_L$을 계산하기 위해 [그림 1]을 회로 해석한다.

                  (1)

여기서 $I$ = $I_L$; $V_S$와 $R_S$는 고정이다. 식 (1)의 최대값을 얻기 위해 식 (1)을 미분하고 극값(extreme value)을 계산한다.

                  (2)

그러면 $R_L$ = $R_S$에서 부하에 이송되는 전력이 $P_L$ = $V_S^2 \mathbin{/} (4 R_S)$으로 최대가 된다.
______________________________

[그림 2] 부하 저항 $R_L$에 대한 부하 전력 $P_L$의 변화(출처: wikipedia.org)

식 (1)을 그래프로 그려서, $R_L$에 대해 $P_L$이 나오는 조건을 찾으면 최대 전력 이송 정리에 맞게 $R_L$ = $R_S$가 잘 나온다. 다만 조금 미심쩍은 점도 있다. 잘 만든 전력 공급기(power supply)는 $R_S$ = $0$이므로,  식 (1)에 $R_S$ = $0$을 대입한 부하 전력은 $P_L$ = $V_S^2 / R_L$이 된다. 이 값은 최대 전력 이송 정리로 계산한 $P_L$ = $V_S^2 \mathbin{/} (4 R_S)$보다 크기 때문에, 전력 공급기 관점에서는 최대 전력 이송 정리가 맞지 않은 것처럼 보인다. 어디에 오류가 있을까? 미분한 식 (2)는 전원 저항 $R_S$가 아니고 부하 저항 $R_L$의 변화를 추적한다. 그래서 최대 전력 이송 정리를 적용할 때는 전원 저항이 고정되고 부하 저항을 바꾸는 조건만 생각해야 한다. 전력 공급기에서는 $R_S$ = $0$이라서, 부하 저항 $R_L$을 최대한 $R_S$ = $0$에 근접시켜야 한다. 따라서 $R_L$을 줄일수록 $P_L$ = $V_S^2 / R_L$은 계속 증가해서, 이상적인 전력 공급기는 무한대의 전력을 부하로 보낼 수 있다.
 
[그림 2] 부하(load)에 대한 교류 회로의 최대 전력 이송 조건(maximum power transfer condition): $Z_L$ = $Z_S^*$(출처: wikipedia.org)

[그림 2]와 같은 교류 회로의 최대 전력 이송 조건을 구하기 위해 페이저(phasor)와 임피던스(impedance) 개념을 도입한다.

[교류 회로의 최대 전력 이송 정리(maximum power transfer theroem for AC circuit)]
부하 임피던스(load impedance) $Z_L$이 전원 임피던스(source impedance) $Z_S$의 켤레 복소수(complex conjugate)와 같을 때 최대 전력이 전원에서 부하로 이송된다: $Z_L$ = $Z_S^*$.

[증명]
증명 방법은 식 (2)와 거의 유사하지만, 부하 임피던스 $Z_L$은 실수부 $R_L$과 허수부 $X_L$이 독립적으로 변할 수 있어서 $R_L, X_L$에 대한 편미분을 적용해야 한다.

                  (3)

                  (4)

여기서 $Z_L$ = $R_L + j X_L$, $Z_S$ = $R_S + j X_S$; $P_a$는 평균 전력(average power)이다. 식 (4)를 동시에 만족시키는 $Z_L$의 조건은 $R_L$ = $R_S$, $X_L$ = $-X_S$ 혹은 $Z_S^*$이다. 이때 부하에 전해지는 최대 전력은 $P_a$ = $|{\bf V}_S|^2 \mathbin{/} (8 R_S)$이다.
______________________________

교류 회로의 최대 전력 이송 조건이 나타내는 점은 분명하다. 전원에서 부하로 최대 전력을 전달하려면, 전원의 리액턴스와 반대되는 리액턴스를 부하에 만들어야 한다. 그러면 전원과 부하의 리액턴스가 서로 상쇄되어 마치 저항만 있는 회로와 같아진다. 예를 들어, 전원부에 유도 용량 혹은 인덕턴스(inductance)가 있으면, 부하에는 꼭 전기 용량 혹은 커패시턴스(capacitance)를 넣어야 최대 전력을 부하에서 쓸 수 있다. 이와 같이 전원과 부하가 서로 공진(resonance)이 일어나야 최대 전력이 부하에 전달될 수 있다. 물론 전원과 부하의 저항도 서로 일치해야 한다.

[다음 읽을거리]