평행판 커패시터(Parallel-plate Capacitor)

[경고] 아래 글을 읽지 않고 "평행판 커패시터"를 보면 바보로 느껴질 수 있습니다.

1. 커패시터

2. 전기장

[그림 1] 평행판 커패시터의 구조(출처: wikipedia.org)

[그림 1]에 보인 평행판 커패시터(parallel-plate capacitor)는 전기 혹은 전하(electric charge)를 저장할 수 있는 가장 간단한 구조이다. 이 커패시터는 같은 극성을 가진 전하가 척력에 의해 자유롭게 퍼질 수 있도록 평평한 판을 위와 아래에 두고, 위와 아래 판에 있는 다른 극성의 전하를 모아서 위와 아래의 전하가 서로 잡아당기는 전기력(electric force)을 만들어서 각 판에 전하가 흩어지지 않게 저장한다.

[그림 2] 다층 커패시터의 구조

평행판 구조를 [그림 2]와 같은 다층 커패시터(multilayer capacitor)로 일반화해서, 내부에 존재하는 전기장을 상세하게 구해본다. 내부를 채운 유전체가 세라믹(도자기, 陶磁器, ceramic)인 경우는 다층 세라믹 커패시터(multilayer ceramic capacitor, MLCC)라고 특정해서 부른다. 가우스 정리(Gauss' theorem)를 쓰기 위해 위쪽 판에 단면적 $S$를 가진 가상의 원통이 있다고 생각한다. 단면적 $S$에 모인 전하를 $Q$라 놓고 전속 밀도(electric flux density) $\overline{D}$를 구한다.

                  (1)

여기서 $\overline{D}$ = $D(-\hat{z})$, ${\rho }_s$는 표면 전하 밀도이다. 식 (1)에 따라 제$n$번 층에 생기는 전기장은 ${\overline{E}}_n$ = $\overline{D}/{ϵ}_n$으로 정의한다. 전체 전압 $V_0$과 $E_n$의 관계를 만들려고 $z$축을 따라 선 적분도 수행한다.

                  (2)

여기서 평행판이 무한하므로 각 층 내부에서 전기장은 항상 동일하다.

[그림 3] 직렬로 된 커패시터(출처: wikipedia.org)

식 (2)를 제$n$번 층에 대한 전기 용량(capacitance) $C_n$ = ${ϵ}_{n}A/d_n$으로 표현할 수도 있다.

                  (3)

여기서 $A$는 평행판의 전체 면적, $Q_0$는 $A$에 저장된 총전하이다. 그런데 [그림 2]에는 층 사이에 금속이 없고 [그림 3]은 커패시터 중간에 금속이 있어서 모양이 달라 보인다. 진짜 그럴까? 아니다. [그림 3]은 회로라서 커패시터 사이의 도선 길이를 0으로 작게 만들 수 있다. 그러면 도선 양끝에 저장된 ($+$)와 ($-$) 전하가 합쳐져서 상쇄되므로, [그림 3]을 [그림 2]로 그려도 상관없게 된다. 실무에서는 전하 대신 전압을 사용하기 때문에, 전기장 $E_n$을 전체 전압 $V_0$으로 표현해야 더 쉽다.

                  (4)

여기서 $V_n$은 $C_n$에 걸린 전압, ${\delta }_n$ = $d_n/d$, ${ϵ}_{rn}$은 제$n$층의 비유전율이다. 식 (4)에 따라 제$n$층에 걸리는 전기장 $E_n$은 $y$ = $a/x$처럼 ${ϵ}_{rn}$에 정확히 반비례한다.

꼼꼼하게 커패시터 층의 전기장을 살펴보는 이유는 절연 파괴(絶緣破壞, dielectric breakdown or electrical breakdown) 때문이다. 유전체에 특정 한도를 넘어서는 전기장이 가해질 때에 부도체인 유전체가 전류를 매우 심하게 흘리는 절연 파괴 현상이 나타난다. 여기서 절연 파괴를 일으키는 한계점의 전기장 $E_{\text{br}}$을 절연 내력(絶緣耐力, dielectric strength) 혹은 유전 강도(誘電強度)라 부른다. 절연 내력은 물체의 고유한 성질이다. 물체의 구조가 주어져서 절연 내력을 전기장이 아닌 전압 관점으로 바라본 경우는 파괴 전압 혹은 항복 전압(降伏電壓, breakdown voltage)이라 이름 붙인다.

[표 1] 물질별 절연 내력(출처: wikipedia.org)

물질 (Substance)	절연 내력, $E_{\text{br}}$ (MV/m) (Dielectric strength)	비절연 내력, $p_{\text{air}}$ (Relative dielectric strength)	기타 사항 (Other detail)
공기(air)	$E_{\text{air}}$ = 3	1	-
유리(glass)	9.8–13.8	3.3–4.6	-
에폭시(epoxy)	11.7	3.9	-
종이(paper)	16	5.3	-
페라이트(ferrite)	16.4	5.5	-
테플론(Teflon, PTFE)	19.7	6.6	-
증류수(distilled water)	65–70	21.7–23.3	-
운모(mica)	118	39.3	-
다이아몬드(diamond)	2,000	667	-

커패시터를 유전체 없이 그냥 두면 절연 내력은 3 MV/m 밖에 안되지만, 테플론으로 철저하게 채우면 절연 내력이 19.7 MV/m로 매우 좋아진다. 이와 같이 공기와 현재 물질의 절연 내력을 비교하기 위해, 공기 대비 절연 내력인 비절연 내력(relative dielectric strength) $p_{\text{air}}$를 정의해서 사용한다. 식 (4)에 따라 절연 파괴가 일어나지 않는 조건은 다음과 같다.

                  (5)

대부분의 경우에 문제가 되는 영역은 공기층이기 때문에, 유전체층을 고려할 필요 없이 공기층에서 $E_0\le E_{\text{air}}$를 만족하면 된다. 여기서 $E_0$은 공기층의 전기장, $E_{\text{air}}$는 공기의 절연 내력이다. 그러면 다른 층에서는 다음 관계식이 자동으로 성립해서 절연 파괴가 일어나지 않는다.

                  (6)

왜냐하면 일반적인 물질에서 ${ϵ}_{rn}>1$, $p_{\text{air},n}>1$이 성립하기 때문이다. 거꾸로 말해서, 다층 커패시터에 절연 파괴가 일어난 경우는 공기 영역이 항상 문제라는 뜻이다.

제$n$층 전기장 $E_n$을 커패시터에 저장되는 전체 에너지 $W_e$로 기술하기도 한다.

                  (7)

                  (8)

임의의 평행판 커패시터의 절연 내력을 에너지 관점으로 탐구하기 위해, 유전체가 없는 커패시터에 공기의 절연 내력까지 전기장의 에너지를 채운 $W_{\text{air}}$를 도입한다. 식 (8)에서 $W_e$ = $W_{\text{air}}$를 대입해서 정리한 결과는 다음과 같다.

                  (9)

여기서 $W_{\text{air}}$ = $\frac{1}{2}{ϵ}_0{E}_{\text{air}}^{2}Ad$이다. 만약 유전체 층의 ${ϵ}_{rn}$과 $d_n$이 정해진다면, 커패시터의 파괴 전압 $V_{\text{br}}$은 간단히 공식화된다.

                  (10)

식 (10)을 이용해서 커패시터에 저장되는 공기 대비 최대 에너지 비율 $W_{\text{max}}/W_{\text{air}}$도 얻어진다. 다만 $E_{\text{br},n}$에 맞게 $C_n$이 구성된다는 보장은 없으므로 현실과는 약간 차이가 나는 공식이다.

                  (11)

[그림 2]에서 제1번 층만 유전체이고 나머지는 공기로 채워진 경우에는 식 (11)이 아래와 같이 단순히 표현된다.

                  (12)

두께 비율 ${\delta }_1$ = $0$이 되면 식 (12)는 1이 되고, ${\delta }_1$이 증가할수록 $W_{\text{max}}/W_{\text{air}}$이 점점 커지며 ${\delta }_1$ = $1$에서 최대값 ${ϵ}_{r1}{p}_{\text{air},1}^2$이 된다.

[참고문헌]

[1] E. Yariv, "Edge corrections for parallel-plate capacitors," Eur. J. Appl. Math., vol. 32, no. 2, pp. 226–241, Apr. 2021.

[2] J. R. Nagel, "Solving the generalized Poisson equation with the finite-difference method," James R. Nagel, PhD, Mar. 2012. (방문일 2022-11-06)

[3] I. Campos-Flores, J.-L. Jiménez-Ramírez, and J.-A.-E. Roa-Neri, "How does arise the force on a dielectric slab in a parallel plate capacitor?," J. Electromagn. Anal. Appl., vol. 10, no. 7, pp. 131–142, Jul. 2018.